同步时序逻辑电路的设计中，触发器个数与电路中包含的状态数有关。()
同步时序逻辑电路和异步时序逻辑电路相比，其差异在于后者（）。A．没有触发器B．没有统一的时钟脉冲控制C．没有稳定状态D．输出至于内部状态有关
点击查看答案
以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路。
在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。
6、在（)中，当存储电路采用钟控触发器时，应将触发器的时钟控制端作为激励信号处理。A．组合逻辑电路B．同步时序逻辑电路C．脉冲异步时序逻辑电路D．电平异步时序逻辑电路
同步时序逻辑电路和异步时序逻辑电路的区别在于同步时序逻辑电路（）A．有统一的时钟脉冲控制B．输出与内部状态有关C．有触发器D．有稳定状态
已知某同步时序逻辑电路的最简状态表包含的状态数为m，相应的触发器的个数为n，则m和n应满足 （）的关系。A．m≥2nB．2n-1 ＜ m ≤2nC．m ＜ 2n-1D．m ＜ n
同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路A．没有触发器B．没有统一的时钟脉冲控制C．没有稳定状态D．输出只与内部状态有关
