6、在（)中，当存储电路采用钟控触发器时，应将触发器的时钟控制端作为激励信号处理。
A．组合逻辑电路
B．同步时序逻辑电路
C．脉冲异步时序逻辑电路
D．电平异步时序逻辑电路
仲裁电路输出的高电平作用到故障判决逻辑电路的D触发器的D端，当延迟锁定信号到来，D触发器的输出作为（）信号送到模拟选择开关，由模拟选择开关给出切换电平。A、启动（E）B、地址（A）C、输入（Y）D、输出（Z）
点击查看答案
一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。A、RS触发器B、JK触发器C、D触发器D、T触发器
静态RAM中的存储单元是（）。A、D触发器B、JK触发器C、基本RS触发器D、钟控D触发器
钟控R－S触发器当，S＝0，R＝1时，触发器输出Q端为（）A、置0功能B、置1功能C、保持功能D、禁止状态
触发器的时钟输入端处靠近方框的小圆圈表示该触发器（）。A、在J=O，K=0时置0B、在时钟上升沿时触发翻转C、在时钟输入时翻转为0D、在时钟下降沿时触发翻转
多选题触发器是存储电路的基本元件，根据触发器时钟端的连接方式，把时序逻辑电路分为（）。A同步时序电路B组合逻辑电路C触发器电路D异步时序电路
单选题下列说法正确的是（）。A 一个触发器可以有一个输出端，也可以有两个输出端B 触发器两个输出端的电平可以相同，也可以相反C 时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态D 时钟脉冲信号的触发都是上升沿触发
