目前常用的硬件描述语言为:Verilog HDL和 VHDL。()

第1题

常用的硬件描述语言有()A.VHDL、Verilog、c语言B.ABEL、c++C.VHDL、Verilog、ABELD.汇编语言、ABEL、VHDL

点击查看答案

第2题

当前最流行的并成为IEEE标准的硬件描述语言包括vhdl和verilog

点击查看答案

第3题

讲解中提到的VHDL和Verilog 这两中HDL语言先后与1987年和1995年成为（）标准A．EIB．SCIC．IEEED．IEE．NIF．802.11

点击查看答案

第4题

9、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

点击查看答案

第5题

Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

点击查看答案

第6题

Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块

点击查看答案

第7题

11、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块

点击查看答案