问题：用assign描述的语句我们一般称之为（）逻辑，并且它们是属于并行语句，即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或（）逻辑，并且它们是属于串行语句，即于语句的书写有关。...
查看答案
问题：specparam语句和parameter语句在参数说明方面不同之处是什么....
问题：一个大型的组合电路总延时为100ns，采用流水线将它分为两个较小的组合电路，理论上电路最高工作频率可达（）MHz。...
问题：下列描述代码可综合的是（）A、fork…joinB、assign/deassignC、if…else和caseD、repeat和forever...
问题：在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？...
问题：在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。A、8B、16C、32D、64...
问题：IEEE...
问题：下列哪些Verilog的基本门级元件是多输出（）A、nandB、norC、andD、not...
问题：可编程逻辑器件的优化过程主要是对（）和资源的处理过程。...
问题：ASIC...
问题：RTL...
问题：在case语句中至少要有一条（）语句...
问题：已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（）...
问题：根据调用子模块的不同抽象级别，模块的结构描述可以分为（）A、模块级B、门级C、开关级D、寄存器级...
问题：简要说明仿真时阻塞赋值与非阻塞赋值的区别。...
问题：下列数组描述中不正确的代码是（）。A、integer cou [7:0] ;B、reg bool [16:0] ;C、integer mat [4:0][0:127] ;D、reg [8*8:1] carray_value;...
问题：Reg型和wire型信号有什么本质的区别？Reg型信号的初始值一般是什么？...
